SystemVerilog 언어 문법 프로그래밍 실습하며 배우기

SystemVerilog 언어 문법 프로그래밍 실습하며 배우기

  • 자 :박인학
  • 출판사 :좋은땅
  • 출판년 :2014-03-31
  • 공급사 :(주)북큐브네트웍스 (2014-04-10)
  • 대출 0/1 예약 0 누적대출 2 추천 0
  • 지원단말기 :PC/스마트기기
  • 신고하기
  • 대출하기 미리보기 추천하기 찜하기
  • qr코드

SystemVerilog 언어는 HDVL(Hardware Design and Verification Language)이라 불리는 것은 하드웨어를 모델링하여 설계하기 위한 기능과 함께 하드웨어의 동작을 테스트하여 검증하는 기능이 함께 있음을 의미한다. SystemVerilog 언어의 역사를 살피면 IEEE 1364 표준 언어인 Verilog의 모든 기능을 포함하여 지원하도록 호환성이 유지되면서, 2002년 Accelera에 기부된 Superlog 언어와 2005년 Synopsys의 OpenVera 언어를 기반으로 발전하였다. 2005년에 SystemVerilog 언어가 IEEE 표준 1800-2005로 공식적으로 채택되었다. SystemVerilog 언어는 시스템 칩을 개발하고 테스트 하는 엔지니어들에게 꼭 필요한 CAD 툴들에 범용적으로 사용될 가능성이 매우 높다고 판단된다.



본 교재의 가장 큰 목표는 SystemVerilog 문법을 살피면서 각 구문에 구현되어 있는 개념을 획득하는 것이다. 그래서 본 교재를 구성하는 각 장의 나열 순서와 예제들은 IEEE 1800-2005 SystemVerilog Language Reference Manual(SystemVerilog LRM)을 기초로 중요한 문법을 간략히 설명하고, 문법을 실행하는 예제들로 구성된다. 총 18장으로 구성되는데, 1~17장은 문법의 종류별로 설명과 실습 예제로 구성되고, 마지막 18장은 조합논리회로, 순서논리회로 및 유한상태머신과 같은 종류의 회로별로 설계하고 테스트벤치를 작성하는 예제들로 구성된다.
지원단말기

PC : windows 계열의 active x를 지원하는 컴퓨터입니다.

전용단말기 : b-815, b-612만 지원 됩니다.

스마트기기 : Play store 또는 App store를 사용할 수 있는 모바일 기기 입니다.
★찜 하기를 선택하면 ‘찜 한 도서’ 목록만 추려서 볼 수 있습니다.